"동박 설계"의 두 판 사이의 차이

잔글
잔글
8번째 줄: 8번째 줄:
 
<ol>
 
<ol>
 
<li> [[동박 설계]] - 이 페이지
 
<li> [[동박 설계]] - 이 페이지
 +
<ol>
 +
<li> [[환형링(annular ring)]]
 +
</ol>
 
<li> [[동박 배선]]
 
<li> [[동박 배선]]
 
</ol>
 
</ol>

2022년 5월 11일 (수) 12:53 판

동박 설계

  1. 전자부품
    1. 기판
      1. 유기물기판
        1. 동박 설계 - 이 페이지
          1. 환형링(annular ring)
        2. 동박 배선
      2. 참조
        1. 납땜
        2. 납땜 수정
  2. 전기 도금 tie-bar
    1. RF 하이패스에서, 엑셀반도체 Excel Semiconductor inc ES29LV320ET, 8Mbit Flash Memory // 코아매직 Coremagic cmp1617BA2 1M x 16 bit CMOS RAM, 70ns
    2. 계산기, Sanyo, Data Memo, CX-0V6에서
  3. 빈 영역에, 보드가 휘지 않게(?) 납땜 때 열용량을 균일하게(?)
    1. Agilent 54622A 오실로스코프에서
    2. 대우통신 FA110 팩스
  4. 단면 PCB에서 IC 배선을 편하게하기 위해 IC위치를 45도 돌려 마름모로
    1. JVC HR-J6008UM VCR에서 -> 단면 PCB에서 IC
  5. 에칭을 최소한->동박면적을 최대한 넓힌
    1. UNISEF [[CDP]에서, 단면 PCB
  6. 칩 밑에 여분의 동박
    1. 체어맨 주간상시등 LED용 DC-DC 컨버터
  7. 직각사각형 넓은 동박을 만들어 놓은 이유?
    1. 2013년 12월 출시 노트북, LG 15N53에서
  8. 병렬 랜드
    1. (정밀 저항기 구매를 쉽게 하기 위해?) 리드 저항기와 칩 저항기를 선택해서 사용할 수 있도록 동박 설계함.
      1. 8960, Demodulation Downconverter보드에서
  9. 경로를 두 개로 나누어
    1. 4338A Milliohmmeter, A1 메인보드에서
    2. Lenovo ideapad 700-15isk 노트북, MEMS 마이크 납땜
    3. E5060A Test Head
  10. 대전류용 동박 패턴
    1. AC220V 인버터에서, 인파워텍(in power tech) IPT-400WH
  11. 내층 관찰
    1. 비디오카드 ,2003년 ATi GC-R9200-C3 128MB/128bit, AGP에서
      1. PCB 단면 분석
      2. 2,3 내층 관찰
      3. 의견
        1. 아날로그 설계 아저씨왈: 6층 사용한다. 좁은 영역에 너무 빽빽한 부품이 있어 4층으로 안되고, 6층 모두를 신호 배선에 사용한다. 방열부품도 없기 때문에 더욱 더 그렇다.
        2. 디지털 설계 아줌마왈: 20년전 배울 때부터, 2,3층은 GND, Vcc 용으로 그냥 넓게 사용했다. 이는 열을 쉽게 배출한다. 신호배선은 모두 표면층인 1,4층을 사용한다. 만약 표면층 배선으로만 힘들면 가끔식 2,3층을 이용한다. 이 때는 넓은 GND, Vcc가 분리되므로 잡음제거에 문제가 된다. 그러므로 최적화 CAD 툴을 이용하고, 손으로도 최선을 다해서 표면에만 배선을 한다.
  12. 카드에지 커넥터를 위한 동박 설계
    1. DW-H350 가습기에서
  13. 기타
    1. 가는 선들의 배열
      1. E5100A 네트워크분석기
    2. 미세 선폭
      1. 2014 삼성 갤럭시 S5 SM-G906S, 지문센서
        1. Synaptics 회사제품. 정전용량 스와이프(capacitive, swipe) 방식, 표면 코팅 수지를 벗기면
        2. 솔더 레지스트 보호막을 벗기면
        3. PCB를 찢으면
      2. Pentium MMX 266MHz, GC80503CSM